改进的解耦双同步坐标系锁相环的设计与实现
PLL的软件流程框图如图3所示。图3仅显示了中断部分的流程图。在DSP中，数字积分得到的相位先转换成正弦表对应的指针。由于在转换过程中得到的指针可能不是一个整数，而取指针时只能取整数，因此会使相位存在一定误差。对于小数部分，在此采用其来调节DSP的周期寄存器，使锁相精度能够有很大提高。
4 实验结果
图4a为电网电压不平衡时的锁相波形。图4b为电网电压b相缺相时的锁相波形。图4c为电网电压存在谐波及不平衡时的锁相波形。由图4a，b可见，在电网电压存在严重不平衡甚至是缺相的情况下，该PLL都能很好地锁定电网正序电压的相位，其上升沿基本无纹波。由图4c可见，在电网中存在大量谐波且不平衡的情况下，锁相得到的相位仍能很好地跟踪电网正序电压的相位。本文引用地址：http://www.amcfsurvey.com/article/175888.htm
5 结论
锁相环
技术在微网中应用广泛且非常重要。针对微网中可能存在的低次电压谐波和电网不平衡现象，在此提出的基于解耦双同步坐标系的锁相环通过在正序q轴的锁相回路中加入6次陷波器，可很好地抑制电网中的5次负序电压和7次正序电压对锁相环的影响。在此搭建了以DSP 2407为核心的锁相系统，通过实验证明了该锁相环理论分析的正确性和有效性。
dc相关文章:dc是什么
低通滤波器相关文章:低通滤波器原理
锁相环相关文章:锁相环原理 锁相放大器相关文章:锁相放大器原理
评论