将数据转换器IP集成到系统芯片简化设计技术（一）

　　系统芯片其他逻辑块产生的过大噪声会进入数据转换器继而影响其性能。为确保数据转换器与其他逻辑块很好地隔离，物理集成过程的第一步是在系统芯片中合理确定数据转换器的位置。

　　技术1：在活跃逻辑（攻击者）和模拟模块（受害者）之间保持一定距离

　　对于普通的模拟-数字转换器，采用这一技术可按照图3中的四个步骤进行操作：

　　1. 将数据转换器（如模拟-数字转换器）远离数字开关电路；

　　2. 数据转换器数字接口朝向芯片噪声较大区域，而模拟接口朝向芯片较安静区域；

　　3. 将时钟源（如锁相环）尽可能靠近数据转换器；

　　4. 如果数据转换器临近区域有数字开关走线或逻辑块，请设立一个禁入区域

　　（即没有金属、晶体管或有源区的区域），以便将数据转换器与逻辑块或布线隔离开。

　　技术2：数据转换器靠近模拟I/O焊盘

　　进入模拟-数字转换器输入的任何噪声或不需要的信号将被转换器视为“真”信号，继而出现在数字输出中。模拟-数字转换器能够区分的最小电压（用最低有效位（LSB）表示）决定数据转换器的准确度，也是模拟-数字转换器最大摆幅（FS）及其分辨率（N）的函数（如以下方程所示）。以0.5V峰-峰最大输入摆幅的12位单端模拟-数字转换器为例，最低有效位范围很小，仅为 122.1μV。

　　LSB = FS/2N

　　在如此高的准确度要求下，如果转换的数字信号（攻击者）电容耦合（串扰）到模拟-数字转换器输入（受害者），数字输出信号中耦合的攻击信号的频谱含量可能会超出模拟-数字转换器的噪声本底值，从而影响系统性能（频谱纯度）。

　　同样，串扰数字-模拟转换器输出对系统性能产生相似的影响，即转换的数字信号电容耦合到数字-模拟转换器输出可以生成超出数字-模拟转换器噪声本底值的频谱含量。

　　采用差分输入的模拟-数字转换器，或是采用差分输出的数字-模拟转换器，都具有较强的抗共模噪声干扰能力，因为攻击者均衡地耦合到正负差分信号。为充分利用这种高抗噪声干扰能力，使用这些数据转换器应同时采用正确屏蔽和外部信号布线等设计技术。