AVR AT90S1200 IP核设计及其复用技术

　　3.2 AVRIP核复用

　　AVR8位微处理器AT90S1200IP核由opencores。org提供。整个微处理器IP核包括ALU、PC、SRAM、IR、ROM、I/0，控制等”个模块，可以分成3个单元；取指单元、执行单元和I/0单元。指令执行时，取指单元负责取出下一个指令，执行单元负责执行当前指令，而LO单元负资和外界的连接。取指单元和执行单元组成微处理器的CPU。

　　整个AVRIP核包括许多寄存器:指令寄存器、指令备份寄存器、程序计数器、通用寄存器、存储地址寄存器(MAR)，1/O口控制寄存器等。整个系统的工作就是基于这些寄存器之间的数据传输。设计所有的寄存器以及它们之间的组合逻辑及其连接就是系统的数据通道设计。控制模块决定怎样进行寄存器传愉。数据通道和控制单元组成了整个微处理器。

　　对于AT90S12001P核复用，考虑到IP核在SOC中集成整合，首先须彻底了解所复用核的架构和指令集，借助ModelSim进行功能仿真，建立Testbench平台测试波形验证功能的正确性，如图3所示。编译无误且功能正确后借助Synplify Pro对IP核饰代码进行逻辑综合，如果VHDL程序正确无误并且其编程风格符合Synplify Pro综合要求，Synplify Pro将产生一个网表文件(。EDF文件)，再借助QuartusA4。0和ModelSim分别进行FPGA验证和时序验证，此过程不断循环，直至复用的微处理器IP核没有任何错误。

图3 AVRIP复用测试平台Testbench框图

　　4 FSPLC微处理器核SOC设计

　　4.1 SOC硬件结构

　　根据FSPLCSOC系统功能定义，设计完成FSPLC微处理器硬件结构，如图4所示。

图4 FSPLCSOC硬件结构框图

　　FSPLCSOC由AT90S1200、布尔处理器BP、存储器位接口MBI、逻辑处理器LP，CAN总线1。0接口CBI、底板总线接口BBI等6个模块组成。AT90S1200模块是SOC的核心，实现PLC指令的执行；BP模块由两个位累加器和一个位逻辑堆浅BLS组成，该结构可以有效处理IEC61131-3(国际电工委员会制订的基于Windows编程语言标准)PLC指令表语句中复杂的嵌套逻辑运算，使运行频率最高的位指令达到最大的执行速度；存储器位接口模块由一个存储器位寻址接口逻辑和一个8选1选择器组成，为布尔处理器和数据存储器之间的位访间接口；CAN总线1。0接口CBI模块和外部基于Atmega8515的USB-CAN适配器相连，通过此适配器FSPLC可以和其他带有CAN接口的PLC实现CAN通讯；通过底板总线接口BBI模块可以在FSPLC片外扩展模块，最多可以达到8个，包括I/0扩展模块、AID模块、D/A模块、计数模块等。其中AT90S1200，MBI，LP，CBI，BBI模块通过内部总线连接，BP通过MBI模块转换实现和其他模块的连接。

　　4.2 FSPLCSOC仿真、综合、验证

　　由于SOC设计是一种面向IP核集成的设计，整合后的SOC模块同第三方IP核复用一样需要进行模块的仿真、综合和验证。FSPLC SOC同复用AT90SI200核一样借助ModelSim进行功能仿真和验证后时序仿真，借助Synplify Pro进行综合。