基于0．5μm CMOS工艺的一款新型BiCMOS集成运算放大器设计

摘要：为了提高运算放大器的驱动能力，依据现有CMOS集成电路生产线，介绍一款新型BiCMOS集成运算放大电路设计，探讨BiCMOS工艺的特点。在S-Edit中进行“BiCMOS运放设计”电路设计，并对其电路各个器件参数进行调整，包括MOS器件的宽长比和电容电阻的值。完成电路设计后，在T-spice中进行电路的瞬态仿真，插入CMOS，PNP和NPN的工艺库，对电路所需的电源电压和输入信号幅度和频率进行设定调整，最终在W-Edit输出波形图。在MCNC 0.5μm工艺平台上完成由MOS、双极型晶体管和电容构成的运算放大器版图设计。根据设计的版图，设计出Bi-CMOS相应的工艺流程，并提取各光刻工艺的掩模版。
关键词：BiCMOS；运算放大器；版图；VLSL

0 引言
近几年来，随着混合微电子技术的快速发展及其应用领域的不断扩大，使其在通信行业和计算机系统有了快速的发展和广泛的应用。随之电子和通信业界对于现代电子元器件(例如大规模集成电路)、电路小型化、高速度、低电源电压、低功耗和提高性价比等方面的要求越来越高。传统的双极技术虽然具有高速、电流驱动能力强和模拟精度高等优点，但其功耗和集成度却不能适应现代VLSI技术发展的需要。而一直作为硅锗(SiGe)集成电路主要技术平台的MOS器件及其电路虽在高集成度、低功耗、强抗干扰能力等方面有着双极电路无法比拟的优势，但在高速、大电流驱动场合却无能为力。由此可见，无论是单一的CMOS，还是单一的双极技术都无法满足VLSI系统多方面性能的要求，因此只有融合CMOS和单一的双极技术这两种优势构造BiCMOS器件及其电路，才是VLSI发展的必然产物。由于最先提出BiCMOS器件的构造思路时，双极和CMOS技术在工艺和设备上差异很大，组合难度和成本都高，同时因应用上的需求并不十分迫切，所以BiCMOS技术的发展比较缓慢。

1 电路图设计
本文基于MCNC 0．5 μm CMOS工艺线设计了BiCMOS器件，其集成运算放大器由输入级、中间级、输出级和偏置电路4部分组成。输入级由CMOS差分输入对即两个PMOS和NMOS组成；中间级为CMOS共源放大器；输出级为甲乙类互补输出。图1为CMOS差分输入级，可作为集成运算放大器的输入级。NMOS管M1和M2作为差分对输入管，它的负载是由NMOS管M3和M4组成的镜像电流源；M5管用来为差分放大器提供工作电流。M1管和M2管完全对称，其工作电流IDS1和IDS2由电流源Io提供。输出电流IDS1和IDS2的大小取决于输入电压的差值VG1-VG2。IDS1和IDS2之和恒等于工作电流源Io。假设M1和M2管都工作在饱和区，那么如果M1和M2管都制作在孤立的P阱里，就没有衬偏效应，此时VTN1=VTN2=VT。忽略MOS管沟道长度的调制效应，差分对管的输入差值电压VID可表示为：

满足设计要求。

3 版图设计
采用的是以CMOS工艺为基础的BiCMOS兼容工艺。首先以外延双阱CMOS工艺为基础，在N阱内增加了N+埋层和集电极接触深N+注入，用以减少BJT器件的集电极串联电阻阻值，以及降低饱和管压降；其次用P+区(或N+区)注入，制作基区；再者发射区采取多晶硅掺杂形式，并与MOS器件的栅区掺杂形式一致，制作多晶硅BJT器件。由此可见，这种高速BiCMOS制造工艺原则上不需要增加其他的重要工序。

由于基准电路不易调整，在设计版图时将基准部分外接。基于0．5μm CMOS工艺的运算放大器版图如图7所示。

4 结语
该运算放大器结合了CMOS工艺低功耗、高集成度和高抗干扰能力的优点，双极型器件的高跨导，负载电容对其速度的影响不灵敏，从而具有驱动能力强的优点。该BiCMOS器件在现有CMOS工艺平台上制造。该放大器以CMOS器件为主要单元电路，在驱动大电容负载之处加入双极器件的运算放大器电路，然后在Tanner Por软件平台上完成电路图的绘制、仿真，并在MCNC 0．5μm CMOS工艺线上完成该电路的版图设计，经实用，运算放大器的参数均达到了设计要求。