边界扫描与处理器仿真测试(05-100)

　　在器件级,边界扫描路径与路径上连接的任何器件的功能完全没有关系。

　　边界扫描测试由下列过程组成：

　　·激励数据串行移入边界扫描单元。·将激励数据并行加到电路。·并行地捕获电路产生的测试结果。·沿着扫描路径串行移出寄存器的数据并分析测试结果。对PCB设计,可通过全程扫描路径对器件的互连进行特殊的测试。测试过程为：首先使用测试数据输入(TDI)移位输入操作,将激励值加载到相应的器件输出扫描单元。其次,使用更新操作加入激励数据。然后运行捕获操作,在器件输入单元捕获响应数据。最后,调用测试数据输出(TDO)移位输出操作将响应值移出。这类JTAG测试能确认电路板结构的完整性。如果电路板设计者想从边界扫描中获得最大可能的利益,那么电路设计应反映出边界扫描的特点。事实上,这些DFT的特性要求是易懂易行,可以很容易设计在电路板上。

　　理想地,所有电路板上边界扫描器件应连接在一条单一的扫描路径上;虽然有时不得不安排几条扫描路径,这也是情有可原的。要是让设计人员在非边界扫描和实现了1149.1规范器件之间进行抉择,选择后者将增加JTAG能验证的电路板上网格数量。此外,将边界扫描信号缓冲设在电路板的测试访问口(TAP)处,信号在该口进入和取出电路板,将有助于减轻电路板与连接至测试站的电缆之间的阻抗失配。这也能在进行测试时将电路板保持在安全的状态。

　　由于边界扫描是一种数字技术,无法用来测试模拟或混合信号电路。目前正在研发能验证混合信号的IEEE1149.1标准,但迄今为止,这个标准还未在器件中广泛使用。因此,出现模拟或混合器件时,为了弥补JTAG数字性能的不足,应补充相应的测试技术,不然,测试覆盖范围就不完整。ICT、生产失效性分析(MDA)和功能测试与JTAG是相辅相成的。实施这些各具特色的方法,能增加模拟和混合电路的测试覆盖范围。

　　仿真测试

　　仿真测试始于上个世纪八十年代,是在总线基PCB上实现的。典型地,仿真器替代了电路上某个器件,并提供硬件辅助的软件代码纠错。三种主要的仿真类型包括：处理器仿真、ROM仿真,以及BUS仿真。

　　使用处理器仿真,仿真器替代PCB插座上的处理器,然后对内存和I/O进行充分的读/写访问。ROM仿真则替代引导ROM,用诊断代码替代处理器的正常引导代码。总线仿真器连接至边缘连接器的总线插槽,通过它实现板上读/写总线周期测试。

　　这些仿真技术经历了一段曲折的道路。它在上世纪八十年代和九十年代初大肆流行,但随后又因处理器速度的增加和插座上ROM与处理器数量的减少而渐渐销声匿迹。近年来,由于各类微处理器都增强了纠错能力以及设置了1149.1边界扫描接口,仿真技术又出现了复苏的迹象。此外,在众多PCB上增设了边界扫描,也为仿真技术提供了标准的接入方法。

　　片上仿真器的纠错功能通常是通过处理器的1149.1TAP接口访问的。TAP被仿真器使用时,由于有时还包括附加的2条或3条复位、电源和控制功能控制线,因而称为扩展的JTAG(EJTAG)口。众多广泛使用的微处理器都设有片上JTAG接口,这些处理器包括Intel Pentium处理器系列;Intel XScale处理器;以及AMD Athlon。尽管各类处理器TAP的方法各不相同,但新的IEEE-ISTO5001标准已显露出某种潜在的标准化趋势。为了实现处理器基仿真测试,处理器设计人员已扩充了1149.1指令集,使其包含了供应商专用的指令,允许仿真器控制处理器芯核。测试应用利用处理器上JTAG接口来控制处理器,反过来,处理器又可与片上调试硬件功能互动。片上调试功能通常有：处理器停机、从内存和I/O读/写、设置断点、单步探索代码以及实施代码跟踪。这些功能既可用于低级软件调试,又可用于处理器能访问的全部器件和总线的功能测试。

　　更理想的测试覆盖范围

　　边界的扫描测试和处理器基仿真测试相辅相成,在一个系统内将两种技术组合在一起,极大地增加了待测PCB的测试覆盖范围。我们以一个处理器基的电路板(图2)为例来说明如何用一个JTAG口来完成两种测试技术。CPU设有1149.1边界扫描接口。能实现边界扫描测试的器件有PCI桥、存储器控制ASIC、Ethernet控制器和I/O CPLD。测试数据由CAD自动生成的,诊断限于节点级,能识别开路和短路的正确位置。此外,也可以进行SDRAM和闪存的结构性缺陷测试。SDRAM、闪存、视频控制器、VRAM和16通道A/D是CPU仿真测试范围。测试手动或半自动。该测试是功能性的,主要识别失效的功能而不针对节点。

 

　　图2 典型的微处理器基电路板方框图