非阻塞赋值 文章 进入非阻塞赋值技术社区

Verilog HDL基础知识4之阻塞赋值 & 非阻塞赋值

• 阻塞赋值语句串行块语句中的阻塞赋值语句按顺序执行，它不会阻塞其后并行块中语句的执行。阻塞赋值语句使用“=”作为赋值符。  例子 阻塞赋值语句  reg x, y, z;  reg [15:0] reg_a, reg_b;  integer count;   // 所有行为语句必须放在 initial 或 always 块内部  initial  begin          x
• 关键字： FPGA  verilog HDL  阻塞赋值  非阻塞赋值