EEPW首页
每日头条
深度报道
电子方案
资源下载
论坛
首页
(current)
分类
嵌入式
硬件设计
测试测量
EDA设计
编程语言
综合技术及应用
无线通讯
电工类电子技术
基本技能
智能硬件&物联网
人工智能
DIY
大赛
厂商索引
研讨会直播
EETV首页
嵌入式
【中文讲解】Vivado UltraFast 设计方法
【中文讲解】Vivado UltraFast 设计方法
标签:
Xilinx
HDL
FPGA
Vivado
公司:
Xilinx
分类:
技术应用
立即播放
课程简介
这个培训将会深度介绍适于Xililnx 可编程门阵列的HDL代码风格, 产生和验证时序约束的正确方法, 和如何利用分析和布局规划工具分配时钟和管脚,产生物理约束以达到最大设计性能. 对于初次从事FPGA设计或使用Vivado软件的工程师, 我们推荐观看这个录像.
课程目录
【中文讲解】Vivado UltraFast 设计方法
00:51:15