教您如使用PlanAhead 13.1进行设计应用，通过一个设计程序，来体验PlanAhead的功能强大
这个培训将会深度介绍适于Xililnx 可编程门阵列的HDL代码风格, 产生和验证时序约束的正确方法, 和如何利用分析和布局规划工具分配时钟和管脚,产生物理约束以达到最大设计性能. 对于初次从事FPGA设计或使用Vivado软件的工程师, 我们推荐观看这个录像.
该视频将由赛灵思高级副总裁Victor Peng向您介绍业界首款ASIC级20nm All Programmable架构——UltraScale背后的发展策略。
此视频向您演示了一个高性能自动化应用，该应用是基于Zynq-7000 All Programmable SoC 采用PROFINET IRT协议的高可靠安全系统。ARM Cortex-A9 在其中负责通信协议栈，两个微处理器软核运行于"Lock-step“模式，提供片上冗余。
此视频演示重点演示了一个基于Zynq-7000 All Programmable SoC配置成的嵌入式PLC，用于通过PowerLink以太网管理设备。嵌入式系统实时软件由KWSoftware公司提供，使用符合IEC61131-3标准语言进行编程。
