新闻中心

EEPW首页 > 嵌入式系统 > 设计应用 > 802.11b中卷积码和Viterbi译码的FPGA设计实现

802.11b中卷积码和Viterbi译码的FPGA设计实现

作者:时间:2017-06-05来源:网络收藏

是一种重要的信道纠错编码方式,其纠错性能通常优于分组码,目前(2,1,6)已广泛应用于无线通信系统中,算法能最大限度地发挥的纠错性能。阐述了802.11b中卷积码的编码及其方法,给出了编译码器的设计方法,并利用Verilog HDL硬件描述语言完成编译码器的FPGA实现。使用,在EP2C5T144C8芯片上完成了编译码器的硬件调试。

802_11b中卷积码和的FPGA设计实现.pdf

本文引用地址:http://www.amcfsurvey.com/article/201706/348998.htm


评论


相关推荐

技术专区

关闭