- 概述
同步是通信系统中一个重要的问题。在数字通信中，除了获取相干载波的载波同步外，位同步的提取是更为重要的一个环节。因为只有确定了每一个码元的起始时刻，才能对数字信息作出正确的判决。利用全数字锁相环可直接从接收到的单极性不归零码中提取位同步信号。
一般的位同步电路大多采用标准逻辑器件按传统数字系统设计方法构成，具有功耗大，可靠性低的缺点。用FPGA设计电路具有很高的灵活性和可靠性，可以提高集成度和设计速度，增强系统的整体性能。本文给出了一种基于fpga的数字锁相环位同步提取电路。
数
- 关键字：
FPGA 锁相环 分频器
- 在所有电子系统中，时钟相当于心脏，时钟的性能和稳定性直接决定着整个系统的性能。典型的系统时序时钟信号的产 ...
- 关键字：
振荡 锁相环 PLL 同步 缓存 倍频 动态
- 随着现代电子技术的发展，具有高稳定性和准确度的频率源已经成为通信、雷达、仪器仪表、高速计算机及导航系统的主要组成部分。高性能的频率源可通过频率合成技术获得。随着大规模集成电路的发展，锁相式频率合成技术占有越来越重要的地位。由一个或几个高稳定度、高准确度的参考频率源通过数字锁相频率合成技术可获得高品质的离散频率源。
1 锁相环频率合成器的原理
1.1 锁相环原理
锁相环(PLL)是构成频率合成器的核心部件。主要由相位比较器(PD)、压控振荡器(VCO)、环路滤波器(LP)和参考频率源组
- 关键字：
嵌入式系统 单片机 锁相环 频率 合成器 嵌入式
- 摘要：LMX2332是美国国家半导体公司生产的集成数字锁相环（PLL）电路。文章介绍了利用单片机AT89C2051控制数字锁相环LMX2332及压控振荡器JTOS-150实现低噪声频率源的方法，该方法可通过改变AT89C2051的程序得到不同频率的信号。
关键词：AT89C2051；单片机；锁相环；LMX2332；频率合成器
１ 引言
数字式频率合成器能提供长期频率稳定度与短期频率稳定度都比较高且杂波少的信号输出，而且，波道数目多、体积小、易于数字化和
- 关键字：
AT89C2051 单片机 锁相环 LMX2332 频率合成器 MCU和嵌入式微处理器
- 数字电视行业正在以惊人的速度发展，LCD和PDP（平板显示器）已约占总出货量的50%。据估计，数字电视（DTV）市场在2006年至2010年之间的复合年增长率（CAGR）将猛增到23%。成品数字电视产品价格的迅速下降将导致OEM、ODM和EMS厂商都更加注重减少元器件数量、降低材料成本和加强集成度。从这种意义上讲，制造厂商有必要对每一个加入到系统中的元器件进行充分考虑，也包括系统的核心——时钟。
由于数字电视的产量巨大，制造厂商最关注的就是如何在供应高质量的产品的同时，让大众的消费更加划算。随着电
- 关键字：
模拟技术 电源技术 锁相环 扩频时钟 电源
- 数字电视行业正在以惊人的速度发展，LCD和PDP（平板显示器）已约占总出货量的50%。据估计，数字电视（DTV）市场在2006年至2010年之间的复合年增长率（CAGR）将猛增到23%。成品数字电视产品价格的迅速下降将导致OEM、ODM和EMS厂商都更加注重减少元器件数量、降低材料成本和加强集成度。从这种意义上讲，制造厂商有必要对每一个加入到系统中的元器件进行充分考虑，也包括系统的核心——时钟。
由于数字电视的产量巨大，制造厂商最关注的就是如何在供应高质量的产品的同时，让大众的消费更加划算。随着电
- 关键字：
消费电子 锁相环 PLL 扩频时钟 模拟IC
- 摘要：LMX2332是美国国家半导体公司生产的集成数字锁相环（PLL）电路。文章介绍了利用单片机AT89C2051控制数字锁相环LMX2332及压控振荡器JTOS-150实现低噪声频率源的方法，该方法可通过改变AT89C2051的程序得到不同频率的信号。
关键词：AT89C2051；单片机；锁相环；LMX2332；频率合成器
１ 引言
数字式频率合成器能提供长期频率稳定度与短期频率稳定度都比较高且杂波少的信号输出，而且，波道数目多、体积小、易于数字化和集
- 关键字：
AT89C2051 单片机 锁相环 LMX2332 频率合成器 MCU和嵌入式微处理器
- 锁相环是指一种电路或者模块,它用于在通信的接收机中,其作用是对接收到的信号进行处理,并从其中提取某个时钟的相位信息。或者说,对于接收到的信号,仿制一个时钟信号,使得这两个信号从某种角度来看是同步的（或者说,相干的）。
由于锁定情形下（即完成捕捉后）,该仿制的时钟信号相对于接收到的信号中的时钟信号具有一定的相差,所以很形象地称其为锁相器。
而一般情形下,这种锁相环的三个组成部分和相应的运作机理是：
1 鉴相器：用于判断锁相器所输出的时钟信号和接收信号中的时钟的相差的幅度;
2 可调相/调频的时钟发
- 关键字：
锁相环
- 本文充分利用现代电子电路设计软件的方便条件，在Protel 99SE仿真分析的基础之上，设计了一种无锁相环的交流电压全周期过零检测电路
- 关键字：
锁相环 电压 电路仿真 过零检测
- 本文提出了一种基于PI 控制算法的三阶全数字锁相环，采用EDA 技术进行系统设计，并用可编程逻辑器件予以实现。
- 关键字：
FPGA 全数字 锁相环
- 1 引言
锁相环在通信、雷达、测量和自动化控制等领域应用极为广泛，已经成为各种电子设备中必不可少的基本部件。随着电子技术向数字化方向发展，需要采用数字方式实现信号的锁相处理。因此，对全数字锁相环的研究和应用得到了越来越多的关注。
传统的数字锁相环系统是希望通过采用具有低通特性的环路滤波器，获得稳定的振荡控制数据。对于高阶全数字锁相环，其数字滤波器常常采用基于DSP 的运算电路。这种结构的锁相环，当环路带宽很窄时，环路滤波器的实现将需要很大的电路量，这给专用集成电路的应用和片上系统SOC（system
- 关键字：
单片机 滤波器 嵌入式系统 全数字 锁相环
- 锁相的意义是相位同步的自动控制，能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环，简称PLL。它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域。锁相环主要由相位比较器（PC）、压控振荡器（VCO）。低通滤波器三部分组成，如图1所示。
图1 低通滤波器组成图
压控振荡器的输出Uo接至相位比较器的一个输入端，其输出频率的高低由低通滤波
- 关键字：
CD4046 电源技术 模拟技术 锁相环 相位比较器 压控振荡器
- 在开放的ISM和短距离装置(SRD)频段上工作的发射器和接收器都需要高性能的压控振荡器(VCO)。 ...
- 关键字：
VCO LC 锁相环
- 摘 要：本文首先分析了采样时钟抖动对ADC信噪比性能的影响，然后指出产生时种抖动的原因，最后给出了两种实用的低抖动采样时钟产生方案：基于低相位噪声VCO(压控振荡器)的可变采样时钟的产生及基于极低相位噪声温度补偿晶振的非可变采样时钟的产生。关键词：时钟抖动；信噪比；相位噪声；锁相环引言ADC是现代数字解调器和软件无线电接收机中连接模拟信号处理部分和数字信号处理部分的桥梁，其性能在很大程度上决定了接收机的整体性能。在A/D转换过程中引入的噪声来源较多，主要包括热噪声、AD
- 关键字：
时钟抖动 锁相环 相位噪声 信噪比
- 从整个应用系统的角度，理解和分析PLD内部锁相环；在此基础上，深入剖析锁相环的相移结构，同时用这个技术解决系统设计难题。
- 关键字：
PLD 锁相环 系统设计
锁相环介绍
能使受控振荡器的频率和相位均与输入信号保持确定关系的闭环电子电路。锁相环的基本结构如图1，其中鉴相器用来鉴别输入信号ui与输出信号u0之间的相位差,并输出误差电压ud。ud中的噪声和干扰成分被低通性质的环路滤波器滤除，形成压控振荡器(VCO)的控制电压uC。uC作用于压控振荡器的结果是把它的输出振荡频率f0拉向环路输入信号频率fi,当二者相等时，环路被锁定，称为入锁。维持锁定的直流控制电压由鉴相器 [
查看详细 ]
关于我们 -
广告服务 -
企业会员服务 -
网站地图 -
联系我们 -
征稿 -
友情链接 -
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473
