基于Xilinx FPGA的千兆以太网及E1信号的光纤传输
2 时钟合成器
在实际设计中，高性能的通信质量要求有高稳定性和高精度的时钟源，而抖动和频偏是衡量时钟源的两个重要指标。RocketIO内部的工作时钟需要将输入时钟经过数十倍的倍频，但其可容忍的时钟偏差为40ps，因此建议选择高精度的差分时钟。当RocketIO在2.5Gb/s以上时，参考时钟应采用差分输入方式（例如LVDS、LVPECL），由专用差分时钟引脚输入，然后引到相同或相邻通道中RocketIO的参考时钟输入端；当RocketIO在2.5Gb/s以下时，不要使用FPGA内部的DCM模块来产生参考时钟，因为经过DCM倍频的时钟会引入较大的抖动，使RocketIO的接收锁相环无法稳定地锁定发送时钟。本文引用地址：http://www.amcfsurvey.com/article/187890.htm
当高精度时钟输入到FPGA中后，吉比特发送器对参考时钟输入管脚REFCLK的信号完成20倍倍频操作后，来作为自己的工作时钟。同样，该倍频器已集成在芯片中，不需要额外的组件。RXRECCLK和REFCLK二者之间没有固定的相位关系，且都为专用时钟信号，不能连接到其他管脚上作为他用。当使用4字节或1字节数据接收路径时，RXUSRCLK和RXUSRCLK2具有不同的频率，但是频率低的时钟下降沿要和频率高的时钟下降沿对齐。同样的关系也适用于TXUSRCLK和TXUSRCLK2信号。
Rocket IO采集数据的同步时钟则是通过时钟/数据恢复电路来提取的，该电路由一个单片的PLL集成块实现，不需要任何外部组件。恢复电路从接收的数据流中提取出时钟的频率和相位，并通过20倍分频后送到输出管脚RXRECCLK上。
时钟和数据恢复器：如果没有数据存在，时钟/数据恢复器（CDR）电路会自动锁相到参考时钟上。为了使操作达到最优性能，参考时钟的精度必须在100×10-6之内。同时要满足供电系统的低噪声。如果有数据，则恢复电路会自动同步锁相到输入数据上。
发送器：发送器模块包括发送接口、8b/10b编码器、不均匀控制、发送FIFO、串行器、发送终端以及预加重电路。
接收器：接收器模块主要包括解串器、接收终端和8b/10b解码器。
光接口单元
光接口单元主要包括光发射模块和数字光接收放大器模块。它们的功能分别是将电脉冲信号变换成光脉冲信号和将接收到的衰减变形的微弱光脉冲信号通过光/电转换成电脉冲信号。光发射模块把符合数字光纤通信系统传输性能要求的光脉冲波形从光源组件的尾纤发射出去。光接收放大器模块由PIN+FET和放大电路组成。它将微弱光脉冲信号经O/E转换，并给予足够的放大，还原成原来的数字脉冲信号。
本设计选用飞通2.5Gb/s光模块,中心波长1550nm。传输距离可达40km。参考电路如图6所示。
图6 与光模块连接示意图
结束语
本文设计的基于Xilinx FPGA的千兆位以太网及E1信号的光纤传输系统采用Xilinx XC5VLX30T芯片，通过以太网测试仪和数据误码仪对本系统分别进行性能测试，测试结果满足设计要求，系统工作稳定。从而实现了千兆位以太网信号和E1信号的接入功能，为用户搭建了一个大容量、多业务的传输平台。
评论