新闻中心

EEPW首页 > EDA/PCB > 设计应用 > IBIS 模型:利用 IBIS 模型研究信号完整性问题

IBIS 模型:利用 IBIS 模型研究信号完整性问题

作者:时间:2011-09-09来源:网络收藏

本文是关于在印刷电路板 (PCB) 开发阶段使用数字输入/输出缓冲信息规范 () 模拟的文章。本文将介绍如何使用一个 来提取一些重要的变量,用于计算和确定 PCB 设计解决方案。请注意,该提取值是 不可或缺的组成部分。

本文引用地址:http://www.amcfsurvey.com/article/191016.htm

1.jpg

图 1 错配端接阻抗 PCB 装置

问题
当观察传输线两端的数字信号时,设计人员会吃惊于将信号驱动至某条 PCB 线迹时出现的结果。通过相对较长的距离,相比瞬时变化信号,电信号更像行波。描述电路板上电波行为的较好模拟是池中波 (wave in a pool)。纹波穿过池顺利传播,因为体积相同的两组水具有相同的“阻抗”。然而,池壁的阻抗差异明显,并以相反方向反射波。注入 PCB 线迹的电信号也出现相同的现象,其在阻抗错配时以类似方式反射。图 1 显示了错配端接阻抗的一个 PCB 装置。微控制器即 TI MSP430™ 向 TI ADS8326 ADC 发送一个时钟信号,其将转换数据发送回 MSP430。图 2 显示了该装置中阻抗错配所形成的反射。这些反射在传输线迹上引起问题。让一端或者两端的 PCB 线迹电阻抗相匹配可极大地减少反射。

2.jpg

图 2 图 1 中错配端接阻抗促发反射

要解决系统电阻抗匹配问题,设计人员需要理解集成电路 (IC) 的阻抗特性,以及起到传输线迹作用的 PCB 线迹的阻抗特性。知道这些特性,让设计人员能够将各连接单元建模为分布式传输线迹。

传输线迹为各种电路服务,从单端和差分端器件到开漏输出器件。本文主要介绍单端传输线迹,其驱动器有一个推拉输出电路设计。图 3 显示了用于设计该举例传输线迹的各组成部分。

3.jpg

图 3 实例单端传输线电路

另外,还需要如下 IC 引脚规范:
发送器输出电阻 ZT (Ω)
发送器上升时间tRise和下降时间tFall(秒)
接收机输入电阻ZR (Ω)
接收机引脚电容值CR_Pin (F)


上一页 1 2 3 4 下一页

评论


相关推荐

技术专区

关闭