新闻中心

EEPW首页 > 网络与存储 > 业界动态 > Arasan宣布其台积公司22nm工艺的完整eMMC IP解决方案

Arasan宣布其台积公司22nm工艺的完整eMMC IP解决方案

作者:时间:2021-01-21来源:美通社收藏

领先的移动和汽车SoC导体IP提供商 Chip Systems今天宣布,用于台积公司艺技术的 PHY IP立即可用 

本文引用地址:http://www.amcfsurvey.com/article/202101/422283.htm

加利福尼亚州圣何塞2021年1月21日 /美通社/ -- Chip Systems为公司(TSMC)行业领先的工艺技术扩展其IP产品,用于公司工艺SoC设计的 PHY IP立即可用。公司22nm工艺中的 PHY IP可与的eMMC 5.1主机控制器IP和软件无缝集成,从而为客户提供基于台积公司22nm工艺的完整eMMC IP解决方案。

Arasan TSMC 12nm eMMC PHY IP和SD UHS-II卡IP测试芯片
Arasan TSMC 12nm eMMC PHY IP和SD UHS-II卡IP测试芯片

Arasan凭借其D-PHY v1.1 IP @1.5ghz、D-PHY v1.2 IP @2.5ghz、C-PHY/D-PHY Combo @2.5ghz和现在可用于此工艺的eMMC PHY,为台积公司22nm工艺提供全面的IP产品组合。除标准Tx/Rx IP外,所有MIPI PHY均可仅作为Tx或仅作为Rx使用。

与28nm高性能紧凑型(28HPC)技术相比,台积公司的22nm超低功耗(22ULP)技术可为诸多应用将面积减少10%、速度增益提高30%以上或将功耗降低30%以上,这些应用包括图像处理、数字电视、机顶盒、智能手机和消费产品。同时,TSMC 22nm超低泄漏(22ULL)技术可显著降低功耗,这对物联网和可穿戴设备领域的设计至关重要。 

我们的Total eMMC IP解决方案经过硅验证,也可用于TSMC的40nm、28nm、16nm、12nm和7nm工艺。一款包含台积公司12nm FFC测试芯片的eMMC HDK现已推出,可提供给希望进行SoC原型制造的客户。

JEDEC的eMMC 5.1规范通过“指令队列”提高了以3.2Gbps运行的HS400速度,通过将软件开销卸载到控制器中,使数据传输获得很高的效率。eMMC 5.1通过在PHY层利用“增强选通脉冲”进一步提高了运行的可靠性。eMMC 5.1向后兼容现有的eMMC 4.51和eMMC 5.0设备。

自成立以来,Arasan一直是JEDEC eMMC标准机构的成员。在eMMC之前,Arasan从2001年开始提3供多媒体卡(MMC)解决方案。



关键词: Arasan 台积 22nm eMMC

评论


相关推荐

技术专区

关闭