新闻中心

EEPW首页 > EDA/PCB > 编辑观点 > 大幅缩减设计进程 Cadence新设备为硬件仿真验证提速

大幅缩减设计进程 Cadence新设备为硬件仿真验证提速

作者:时间:2021-07-09来源:EEPW收藏

当前随着国内IC设计产业越来越受关注,短时间内涌现出海量的IC设计初创企业,对这些初创或者正在快速成长的IC设计企业来说,如何尽可能缩短设计进程,加速设计上市时间是一个不可回避的关键点。作为当下几乎已经占据IC设计近60%工作量的仿真与验证环节,如果能够借助先进的工具大幅缩短这个过程所需的时间,那么将为诸多IC设计企业的产品成功增添重要的砝码。

本文引用地址:http://www.amcfsurvey.com/article/202107/426812.htm

 

为了更好地提升IC设计客户的仿真与验证效率,三大EDA公司不断更新各自的工具,希望尽可能将该环节的时间大幅压缩,其中选择推出下一代Palladium Z2和Protium X2系统,革命性提升硅前硬件纠错及软件验证速度。作为延续经典的动力双剑组合的升级换代产品,对比上一代,全新的系统动力双剑(dynamic duo)组合将容量提高2倍,性能提高1.5倍。硬件仿真加速平台基于全新的自定制硬件仿真处理器,可以提供业界最快的编译速度,结果所见即所得,以及最全面的硅前硬件纠错功能;原型验证系统基于最新的Xilinx UltraScale+ VU19P FPGA,为10亿门级别的芯片设计提供硅前软件验证的最高运行速度和最短的初始启动时间。此外,拥有最完整的IP与SoC验证、硬件与软件回归测试及早期软件开发的全系列解决方案,能够更好地帮助客户快速实现相关的验证与测试工作,其中模块化编译技术也突破性地应用在两个系统中,使得100亿门的SoC编译可以在Palladium Z2 系统10小时内即可完成,Protium X2系统也仅需不到24小时就可以完成。

 

随着半导体设计的需求不断复杂,IC设计因应用的需求不同产生越来越多的个性化需求,这就对后端的仿真和验证环节带来前所未有的挑战,特别是伴随超大规模的AI芯片、自动驾驶芯片以及更复杂的混合信号芯片等的普及,对仿真与验证系统的灵活性要求变得越来越重要, dynamic duo动力双剑组合应用于移动、消费电子和超大规模计算领域中的先进应用设计。无缝集成的流程、统一的纠错、通用的虚拟和物理接口以及跨系统的测试平台内容,该动力双剑组合可以实现从硬件仿真到原型验证的快速设计迁移和测试。

 

软件不仅仅是系统级的关键,更是未来IC设计中越来越关键的因素,亚太区系统解决方案资深总监张永专提到了IC设计一个特别的变化趋势,“软件事实上是整个IC设计能不能做出好的产品最重要成功的关键。Cadence希望芯片还没有流片之前,能够把最终的软件跟客户的芯片结合在一起。这样能够做非常完整的验证,充分地把系统能够带起来”。基于这样的出发点,Cadence选择了更为强大的FPGA平台作为新的动力双剑组合的处理核心,能够更好地针对客户的软硬件需求进行灵活的任务的个性化调整,“软件的发展决定着芯片能否展现独特的、优越的功能,并尽快地进入市场。Cadence推出的新一代Palladium Z2和Protium X2系统便是在为整个IC设计行业提供关键发展动力。” 张永专说道。

 

速度或者说效率是系统成功的关键,打造业界最快的从仿真平台无缝接轨到原型验证平台是Cadence的不懈追求。张永专介绍,“我们有共同的编译器(Compiler),以及统一的前端所谓新的平台,再搭配上我们共用了所有的各类接口,所以通过这个方式,我们很快地就把左边仿真加速,就能够放到右边的原型验证。”他以NVIDIA的GPU为例,介绍Palladium Z2跟Protium X2优化了产品的Workload Distribution(工作负载的分布式验证)。通过把大部分的Hardware Debug(硬件的除错)放在Palladium而把软件调试放到Protium上从而实现了以两倍的使用容量,以及50% 性能的提升,真正实现了两倍的效能。特别的,张永专介绍,“通过在Pre-Silicon Workload Throughput以及功能上面的一致性,可以把仿真加速平台上面的设计无缝以迁移到FPGA,节省了以往做原型验证需要大量工作量才能把FPGA接在一起的过程,进一步提升了原型验证平台的效率。”

 

结合此次推出的动力双剑组合,Cadence验证全流程包括Palladium Z2硬件仿真加速系统、Protium X2原型验证系统、Xcelium™ Logic Simulation逻辑仿真器、JasperGold® Formal Verification Platform形式化验证平台以及Cadence智能验证应用套件,可以提供最经济高效的验证吞吐率。全新的Palladium Z2 和Protium X2系统是Cadence验证套件的组成部分,支持公司的智能系统设计(Intelligent System Design™)战略,助力实现SoC卓越设计。Palladium Z2 和Protium X2系统目前已在一些客户中成功部署,并将在2021年第二季度向业内广泛面世。




评论


相关推荐

技术专区

关闭