​AMD Zen5、Zen6架构细节曝光

AMD 将在明年推出 Zen5 架构的锐龙 8000 系列、霄龙 9005/8005 系列，更下一代的 Zen6 架构也已经崭露头角，据说可以支持到史无前例的 16 通道内存。

现在，MLID 曝光了一份 AMD 架构路线图，列出了 Zen5、Zen6 的不少细节，尤其是前者料很猛。

AMD Zen 架构家族采取了波动式升级策略，一代大改、一代小改交替进行，比如 Zen5 就会是一次大改，Zen6 则是一次小改。

Zen5 架构代号 Nirvana(涅盘)，预计会将 IPC 提升大约 10-15％，对比 Zen3 19％、Zen4 14％似乎不是很突出，但一则这是早期预估目标，不排除未来进一步提升，二则也要考虑频率同步提升所带来的性能增益。

另一点就是首次大范围应用「大小核」混合架构，搭档 Zen5c，但应该主要面向笔记本。

制程工艺方面，CCD 升级为 3nm，IOD 升级为 4nm。

尤为值得注意的是，Zen5 将会首次支持原生 16 核心的 CCD，相比这几代的 8 核心翻了一番，使得桌面主流 32 核心成为可能。

其它方面，一级数据缓存容量从 32KB 增至 48KB，同时 8 路关联升级为 12 路，不过一级指令缓存仍是 32KB， 二级缓存仍是每核心 1MB。

分支预测继续提升性能和精度，数据预取继续改进，ISA 指令与安全继续增强，吞吐能力也进一步扩大，包括 8 宽度的分派与重命名、6 个 ALU 算术逻辑单元、4 个载入与 2 个存储，等等。

Zen6 架构代号 Morpheus(希腊神话梦神摩耳甫斯)，制造工艺将会进一步升级到 CCD 2nm、IOD 3nm，而且 CCD 再次升级为原生 32 核心！

IPC 性能预计再提升 10％，同时加入面向人工智能、机器学习的 FP16 指令，以及新的内存增强。

此外，Zen6 据说还会有新的封装技术，可能会将 CCD 堆叠在 IOD 之上，可以达到缩小芯片面积、提升内部通信效率，但就没法直接堆成 64 核心了。

Zen6 大概率会继续沿用 AM5 封装接口，毕竟 AMD 承诺过要支持到 2026 年。

Zen5：Zen 架构诞生以来最大飞跃

AMD 早已在官方路线图上大大丰富地列出了下一代 Zen5 CPU 架构，升级为 4nm、3nm 工艺，2024-2025 年陆续推出。

其中，服务器产品代号 Turin，桌面上是 Granite Ridge，笔记本上有 Strix Halo、Fire Range，不少规格都已经曝光，相当震撼。

RedGamingTech 现在首次曝光了 Zen5 的性能跑分，来自 AM5 桌面款的锐龙 8000，早期工程样品，频率、功耗等测试条件未知。

最多还是 16 个核心，CineBench R23 多核心跑分大约 49000，相比目前的 38000 分左右提高了几乎 30％！

同时，12 核心 36000 分左右，8 核心 23000 分左右，6 核心 17000 分左右，与核心数量几乎呈完美的线性关系，都有显着提升。

单核心跑分在 2500-3000 分左右，依然超过了如今 6GHz 高频率的 i9-13900KS！

别忘了，这还只是工程样品，后期仍有很大的提升空间，16 核心的多核跑分突破 5 万分应该不是啥事儿。

值得一提的是，被誉为 Zen 架构之父的 Jim Keller 早期曾经曝光过一张幻灯片 (后被删除)，显示 Zen5 SPECint 跑分一枝独秀，遥遥领先，没有任何对手。

Jim Keller 虽然早已离开 AMD，但是他参与了 Zen 架构的设计，可以说为 AMD 这么多年的发展奠定了坚实的基础。

之前就有说法称，Zen5 将是一次大改款，也是 Zen 诞生以来提升幅度最大的一次，甚至超越 Zen2 到 Zen3 的变化。

同时，Zen5 时代 AMD 也将正式全面采用大小核心设计，Zen5 搭配衍生版本 Zen5c，但后者的 IPC、ISA 都不变，主要只是精简缓存，这和 Intel 的异构大小核截然不同。

Zen6 霄龙首曝：史上第一次 16 通道内存

根据官方路线图，AMD 将在明年推出 Zen5 架构家族，其中在 EPYC 霄龙服务器端将延续现有体系，划分为 Zen5(代号 Turin)、Zen5 3D V-Cache、Zen5c 三个版本，制造工艺升级为 3/2m(应该分别是 CCD、IOD)。

那么再往后的 Zen6 呢？

最新曝光的一张路线图显示，AMD Zen6 架构霄龙的代号为「Venice」，也就是意大利水城威尼斯，延续该系列一贯以意大利城市作为代号的传统。

封装接口改为 SP7，而现在的 Zen4 家族是 SP5，这意味着下一代 Zen5 家族会使用 SP6，一代换一次。

规格方面只显示了一点，内存通道有 16 个、12 个两种，这将是历史上第一次做到 16 通道，而现在最高只有 12 通道。

据说，Zen6 架构霄龙 CCD 部分的制造工艺将升级为 2nm，IOD 则可能是 3nm。

顺便回顾一下 AMD 历代 CPU 架构的内部代号和对应工艺：

Zen 2 (7nm) – Valhalla(英灵殿)

Zen 3 (7nm) – Cerberus(刻耳柏洛斯，古希腊神话中的地狱三头犬)

Zen 4 (4/5nm) – Persephone(珀耳塞福涅，古希腊神话冥后)

Zen 5 (3/4nm) – Nirvana(涅盘)

Zen 6 (2/3nm) - Morpehus(摩耳甫斯，古希腊神话梦神)

另外，路线图上可以看到 AMD 下一代 Instinct MI400 系列加速器，包括三个版本：MI400A 肯定是 CPU+GPU 融合方案，MI400X 是纯 GPU 方案，MI400C 就不知道了。

Intel 这边，至强处理器明年是纯大核 Granite Rapids(GNR)、纯小核 Sierra Forest(SRF)，后续升级版分别是 Diamond Rapids(DMR)、Clearwater Forest(FCS)，但是在 Intel 官方路线图上，Diamond Rapids 至少目前消失了。

加速器方面是下一代 Falcon Shore，分为 X、G 两个版本，但不清楚什么区别。

它最初规划是 CPU+GPU 融合，但现在已经退回到纯 GPU。