半导体工艺的极限：1nm之战

作者：时间：2023-12-14来源：半导体产业纵横收藏

从 7nm 到 5nm，从 5nm 到 3nm，半导体产业对于先进工艺制程的追求永不停歇。2022 年，当台积电宣布已经掌握成功大量量产 3nm 鳍式场效电晶体制程技术后，1nm 开始一步步逼近。

本文引用地址：http://www.amcfsurvey.com/article/202312/453897.htm

对于先进工艺的掌握，意味着更高的性能、更顶尖的技术。从 3nm 跨越到 1nm，这其中面临的技术挑战犹如天堑。因此，1nm 对于业界来说也充满着诱惑。

1nm，念念不忘

工艺制成的研发和生产需要大量的资源，一方面是技术积累，如晶体管架构、材料选择、制造过程等方面都需要解决难题；另一方面还需要强大的资金、人才和设备，众所周知从 5nm 走到 3nm，生产成本也翻了一番。并非人人都有「资格」追求 1nm。从 28nm 跳级到 1nm 这之间的差距绝对令人望而却步。

我们来看看，目前有野心追求 1nm 的机构和企业分别有哪些。

最新的消息是日本计划与法国合作开发 1nm 制程半导体。具体来看，是日本芯片制造商 Rapidus、东京大学将与法国半导体研究机构 Leti 合作，共同开发电路线宽为 1nm 级的新一代半导体设计的基础技术。

法国的 CEA-Leti 成立于 1967 年，该研究所的前身是成立于 1957 年的 CENG（格勒诺布尔核研究中心）的电子系。在芯片的发展进程中，CEA-leti 的也有很多重要里程碑事迹，如其是推动硅上绝缘体场效应管（FD-SOI）技术的重要推动者之一。

日本芯片制造商 Rapidus 大家应该不陌生了。这家企业成立的时间非常晚——2022 年 8 月，其集合了日本的 8 家企业和日本政府提供的 700 亿日元资金。一成立的目标就是，要在 4 年内量产 2nm 芯片。当时与 IBM 建立战略合作关系，向着 2nm 进发。不过目前，日本国内最先进的制程还停留在 45nm。所以日本能否通过这次「豪赌」，从 45nm 跨越到 2nm 是业界还在期待的事。

现在看来，日本的野心并不仅仅止步于 2nm，其也想朝着 1nm 的目标前进。合作方式是 Rapidus 与东京大学、Leti 研究所进行一些涉及的人员交流和基础研究共享。Leti 将探索新型晶体管结构，而 Rapidus 和其他日本合作伙伴将派出科学家，然后评估和测试原型。

IBM 在 2021 年就推出了全球首款 2nm 芯片，使用了 GAA 环绕栅极晶体管技术，一时震动了业界。从历史上看，从 5nm 走到 2nm，IBM 使用了不到四年。在 2nm 之后，IBM 自然而然的走向了 1nm。在 2022 年末的 IEDM 会议上，IBM 展示了其为通向 1nm 及以上准备的技术：互连 3.0 和 VTFET。

Imec 在今年 5 月公布了 1nm 以下晶体管的路线图，在其路线图中 1nm 等于 10 埃。不仅如此，到了 6 月，Imec 更是表示其与 ASML 签署了一项重要协议，与 ASML 共同合作开发 1nm 以下芯片。ASML 将提供最新型号 0.55 NA EUV、2nm 和 1nm 工艺开发关键的 TWINSCAN EXE:5200，以及最新型号 0.33 NA EUV TWINSCAN NXE:3800。

企业方面，作为目前唯一一家能够成功实现 3nm 量产的晶圆厂，台积电也早早开始研究 1nm。台积电已经选定了其 1nm 新厂的落脚位置，在竹科龙潭园区。从进展上来看，若一切顺利，竹科龙潭园区三期 2026 年中即可供厂商展开建厂作业，这也意味着台积电 1nm 厂最快能够在 2026 年动工，2027 年试产，2028 年量产。实际上，这也符合 Imec 预测的 1nm 以下路线图。

来源：IMEC

芯片龙头英特尔对于 1nm 的诱惑同样无法抗拒。从工艺节点来看，英特尔目前准备将 Intel 4，用于 Meteor Lake 处理器和 Granite Rapids，下一步将是 Intel 3，它将使用 EUV 光刻来实现更大的模块化，PPW 增加到 18%。而英特尔最新的工艺是 20A 和 18A。Intel 20A 本来被称为 Intel 1，但是由于英特尔想要「更好的唤起下一个创新时代」，将其命名为 20A。

现在问题来了：1nm 未来，如何实现？

2D 材料

寻找合适的晶体管结构以及合适的晶体管材料来实现 1 纳米工艺几何结构的工作仍然是一个好的方向。使用非硅材料有利于制造非常微小的晶体管——小至 1 纳米。

2019 年时，IMEC 就在 IEEE 会议上，展示 2D 材料可实现 1nm 以下的工艺节点。当时 IMEC 已经展示了具有微小特征尺寸的二硫化钼 (MoS2) MOSFET 可以为晶体管的极端缩放开辟途径，远低于硅器件短沟道效应的水平。

MoS2 是一种二维材料，这意味着它可以以稳定的形式生长，厚度仅为一个原子，最重要的是，在该尺度上具有原子精度。

麻省理工学院、南洋理工大学和台积电的研究人员发现，二维材料与半金属铋 (Bi) 结合可实现极低的电阻，克服了实现 1 纳米芯片的挑战。

台积电也同样宣布，其在 2D 材料方面取得突破，逼近 1 nm。在 2022 年时，台积电和麻省理工学院、南洋理工大学联合发表了一篇论文，描述金属引起的导电间隙带来的制造挑战，以及单层技术如何受到这些金属引起的间隙的影响。

这篇文章中建议使用后过渡金属铋和一些半导体单层过渡金属二硫族化物来减小间隙的尺寸，从而生产出比以前小得多的 2D 晶体管。在实验中，台积电尝试了目前各种低电阻的半导体材料，二硫化钼（MoS2）、二硫化钨（WS2）和二硒化钨（WSe2）。

改变铜 (Cu) 互连

在计算机芯片之中，半导体组件之间的布线被称为互连。简单解释，互连就是电流在芯片中各个晶体管、存储器、处理单元和其他组件之间的流动方式，如果互连的传输越有效，那么芯片的效率就会越高。

在 1997 年以前，大家往往都在使用铝互连。之后，IBM 又发现了更有效的铜互连。铜线的导电电阻比铝线低约 40%，这意味着处理速度提高约 15%。在过去的几十年里，这种巨大的转变导致铜成为互连的行业标准。

现在，铜互连也开始遇到了瓶颈。铜互连始终需要阻挡衬里材料来形成适当的布线结构。随着器件缩小，可用于铜布线和衬垫材料的空间变得更小。

目前业界一直在寻找其他金属可以替代铜互连。

碳纳米管 (CNT)、单层石墨烯 (SLG) 和少层石墨烯 (FLG)）与其他相关互连材料（钨 (W)、铜 (Cu) 和钌 (Ru)）的性能比较来源：IMEC

IBM：使用钌

IBM 找的方式是使用钌。钌可以扩展到 1 纳米及以上节点，并且仍然是一种有效的导体，因此不需要衬垫，这有助于节省空间。通过减色图案化方法形成的钌也有可能用于一种新型互连集成方案，称为顶通孔集成。在这种情况下，互连通孔形成在导线的顶部，而不是导线的下方，从而允许为最关键的互连层形成连续的导线和自对准通孔。此外，通过这种顶通孔集成牢固地形成嵌入式气隙，从而减少互连寄生电容，也将有助于实现更快、更低功耗的芯片。IBM 的研究人员使用极紫外光刻 (EUV) 双图案现有的机器上创建测试结构，结果表明能够实现突破。

IMEC、台积电：使用石墨烯

与 IBM 的方式不同，台积电尝试使用石墨烯进行多层布线。

人们对石墨烯互连应用的兴趣并不令人意外。石墨烯表现出高本征载流子迁移率（高达 200,000cm2 V -1 s -1）和大载流能力（高达 108A/cm2）。此外，石墨烯具有高导热性和抗电迁移的竞争稳健性。它还可以制成原子级厚度，这有助于减轻厚度对 RC 延迟的影响。

台积电表示，当制作不同宽度的互连原型并将其电阻与铜互连进行比较时，发现宽度为 15nm 或更小的石墨烯互连的电阻率低于铜互连的电阻率。石墨烯的接触电阻率也比铜低四个数量级。将金属离子嵌入石墨烯中可以改善互连的电性能，使其成为下一代互连的有前途的材料。

IMEC 则认为石墨烯和金属的混合结构，非常有希望成为 1nm 的候选者。此外，IMEC 也在考虑钌 (Ru) 作为铜互连的替代品。

改变器件架构

如上文提到，IBM 对于 1nm 的努力除了选择钌互连外，还有一个就是 VTFET 架构。IBM 认为，使用 VTFET，晶体管组件垂直堆叠在一起，而不是横向堆叠，这是自计算机时代诞生以来设计芯片的标准。这极大地增加了单个芯片上可以安装的晶体管数量，就像摩天大楼城市的人口密度远高于联排别墅郊区的人口密度一样。IBM 的研究表明，VTFET 设计的规模可以远远超出 IBM Research 于 2021 年首次推出的最先进的 2 纳米节点纳米片设计的性能。

IMEC 则认为能够超越 2nm 的器件架构，是 Forksheet 架构。新的 forksheet 器件架构是 GAA 纳米片器件的自然演变，允许轨道高度从 5T 扩展到 4.3T，同时仍然提供性能增益。或者，通过叉板设计，可用空间可用于增加板宽度，从而进一步增强驱动电流。

图侧四个结构，均为 CFET 的变种来源：imec

英特尔则是认为可以使用一种 GAA FET 的最新形态——堆叠式 CFET 场效应管架构。这种架构的集成密度进一步提升，将 n 型和 p 型 MOS 元件堆叠在一起，可以堆叠 8 个纳米片，比 RibbonFET 多一倍。目前，英特尔正在研究两种类型的 CFET：单片式（monolithic）和顺序式（sequential）。不过，英特尔的 CFET 架构并不是独立提出的，而是与 IMEC 机构长期合作的结果。