东芝提出STT-MRAM存储器内运算架构

　　东芝(Toshiba)在2013年12月9~11日的国际电子元件会议(IEDM2013)中，提出一个记忆内运算的架构，以磁性随机记忆体STT-MRAM执行，可大幅提升性能，并减低耗电，记忆体配置也可更加自由，颇适合智慧型手机等行动装置应用。

　　目前大部分的电脑负责运算的处理器、与负责存取资料的记忆体是分离的单元，资料由记忆体传入处理器，运算后再传入记忆体;近年来处理器与记忆体的时脉快速成长，双方资料传输成为提升处理速度的瓶颈，将记忆体与处理器整合在一起，就是解决问题的方式。

　　东芝提出使用该公司STT-MRAM的记忆体内运算架构，适合智慧型手机等行动装置应用。

　　东芝在2004年时，曾提出将记忆体分散在处理器内的技术，资料不须透过传输埠，但这只适合需要少量记忆体的用途，当设备需要大量记忆体时，这种架构效果不大;因此，新的架构便是直接在记忆体内运算。

　　记忆体内运算的优点，首先便是资料不需透过较低速的资料埠来回传输资料，运算速度可以增加。而且运算过程的处理周期，也可大幅减少，原本需要50个周期的方程式，可以减为16个周期;而需要408个周期的2次方程式，可以减为44个周期，运算速度可增为10倍。

　　记忆体内运算架构，以现有的SRAM也可执行，但因SRAM断电时资料会消失，因此待机时将消耗大量电力。东芝提出STT-MRAM的记忆体内运算架构，利用STT-MRAM断电也可保留资料的优点，将可减低耗电。

　　东芝研发的STT-MRAM，在同样容量下，占用基板面积小于SRAM;虽然写入速度低于SRAM，但读取速度与SRAM相当，进行记忆体内运算时，考虑STT-MRAM的低耗电，这将成为有效的高速低耗电运算架构。

　　而目前的电脑架构，为提升运算速度，常将记忆体分为高速的多个阶层快取记忆体，与低速的主记忆体，彼此不能通用;采用记忆体内运算架构，不需要将记忆体分割成数阶层，将可更有效的应用记忆体。