这些小活动你都参加了吗?快来围观一下吧!>>
电子产品世界 » 论坛首页 » 嵌入式开发 » 软件与操作系统 » 生成网表的问题。。。。

共12条 1/2 1 2 跳转至

生成网表的问题。。。。

工程师
2012-11-13 12:56:26     打赏

生成网表是出现以下错误:搞了好几天了,解决不了
make : warnning: File 'implementation/clock_generator_0_wrapper.ngc' has modification time 1.6s in the future
make: warning: clock skew detected.your build may be incomplete.

最初毫无问题,后来发现综合把我设计的shift register搞没了,然后添加了一个attribute,问题就来了,删掉添加的attribute后还是这个jb问题。。。晕死了。有兄弟遇到这个问题么




关键词: 生成     网表     问题    

高工
2013-01-14 22:42:54     打赏
2楼
LZ这是用的啥EDA工具,看到make,是NIOS II吗?

高工
2013-02-21 14:27:43     打赏
3楼

估计是某些器件的封装有问题,


高工
2022-12-25 16:31:43     打赏
4楼

感谢分享


专家
2023-02-01 13:43:07     打赏
5楼

谢谢分享


高工
2023-02-01 14:02:55     打赏
6楼

不会,帮顶一下、


专家
2023-02-07 07:12:59     打赏
7楼

看看


高工
2023-02-07 07:22:34     打赏
8楼

感谢楼主分享


专家
2023-02-07 07:39:16     打赏
9楼

看看


高工
2023-02-07 08:13:10     打赏
10楼

帮顶一下


共12条 1/2 1 2 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]