新闻中心

EEPW首页 > 模拟技术 > 设计应用 > 基于0.5μm CMOS工艺的一款新型BiCMOS集成运算放

基于0.5μm CMOS工艺的一款新型BiCMOS集成运算放

作者:时间:2011-03-31来源:网络收藏

摘要:为了提高运算放大器的驱动能力,依据现有集成电路生产线,介绍一款新型集成运算放大电路设计,探讨的特点。在S-Edit中进行“运放设计”电路设计,并对其电路各个器件参数进行调整,包括MOS器件的宽长比和电容电阻的值。完成电路设计后,在T-spice中进行电路的瞬态仿真,插入CMOS,PNP和NPN的库,对电路所需的电源电压和输入信号幅度和频率进行设定调整,最终在W-Edit输出波形图。在MCNC 0.5μm平台上完成由MOS、双极型晶体管和电容构成的运算放大器版图设计。根据设计的版图,设计出Bi-CMOS相应的工艺流程,并提取各光刻工艺的掩模版。
关键词:BiCMOS;运算放大器;版图;VLSL

0 引言
近几年来,随着混合微电子技术的快速发展及其应用领域的不断扩大,使其在通信行业和计算机系统有了快速的发展和广泛的应用。随之电子和通信业界对于现代电子元器件(例如大规模集成电路)、电路小型化、高速度、低电源电压、低功耗和提高性价比等方面的要求越来越高。传统的双极技术虽然具有高速、电流驱动能力强和模拟精度高等优点,但其功耗和集成度却不能适应现代VLSI技术发展的需要。而一直作为硅锗(SiGe)集成电路主要技术平台的MOS器件及其电路虽在高集成度、低功耗、强抗干扰能力等方面有着双极电路无法比拟的优势,但在高速、大电流驱动场合却无能为力。由此可见,无论是单一的CMOS,还是单一的双极技术都无法满足VLSI系统多方面性能的要求,因此只有融合CMOS和单一的双极技术这两种优势构造BiCMOS器件及其电路,才是VLSI发展的必然产物。由于最先提出BiCMOS器件的构造思路时,双极和CMOS技术在工艺和设备上差异很大,组合难度和成本都高,同时因应用上的需求并不十分迫切,所以BiCMOS技术的发展比较缓慢。

1 电路图设计
本文基于MCNC 0.5 μm CMOS工艺线设计了BiCMOS器件,其集成运算放大器由输入级、中间级、输出级和偏置电路4部分组成。输入级由CMOS差分输入对即两个PMOS和NMOS组成;中间级为CMOS共源放大器;输出级为甲乙类互补输出。图1为CMOS差分输入级,可作为集成运算放大器的输入级。NMOS管M1和M2作为差分对输入管,它的负载是由NMOS管M3和M4组成的镜像电流源;M5管用来为差分放大器提供工作电流。M1管和M2管完全对称,其工作电流IDS1和IDS2由电流源Io提供。输出电流IDS1和IDS2的大小取决于输入电压的差值VG1-VG2。IDS1和IDS2之和恒等于工作电流源Io。假设M1和M2管都工作在饱和区,那么如果M1和M2管都制作在孤立的P阱里,就没有衬偏效应,此时VTN1=VTN2=VT。忽略MOS管沟道长度的调制效应,差分对管的输入差值电压VID可表示为:
1.JPG
M2管和M4管构成CMOS放大器,两个管子都工作在饱和区,其电压增益等于M2管的跨导gM2和M2,M4两管的输出阻抗并联的乘积,即:
2.JPG

本文引用地址:http://www.amcfsurvey.com/article/187569.htm


上一页 1 2 3 下一页

评论


相关推荐

技术专区

关闭